Diminishing Returns of Deep Pipelining

• Comb logic의 시간을 줄인다 하더라도 파이프라인 레지스터의 시간은 줄일수 없기 떄문에 한계가 생긴다.
• 현대의 프로세서들은 매우 깊은 파이프라인을 구성한다. (주로 15단계나 그보다 많은 단계들로)
• 프로세서 설계자들은 명령실행을 많은수의 단순한 단계로 나눈다. 이렇게 함으로써 각각의 단계들은 최소한의 딜레이를 갖게 된다

 

 

4.4.4 Pipelining a System with Feedback

x86-64 : 인텔(INTEL)의 CPU 시리즈 이름이자 그 CPU의 명령체계 아키텍쳐 이름, 뒤에 64는 64비트를 의미함

y86-64 : x86-64를 단순화한 버전

 

 

4.5 Pipelined Y86-64 Implementations

4.5.1 SEQ+: Rearranging the Computation Stages

• 명령어를 해석하고 실행하는 방식의 관점에서 구현 방식을 나눠보면, Sequential Implementation(이하 SEQ)과 Pipelined Implementation(이하 파이프라인)이 대표적이다.